ACE緩沖器簡(jiǎn)介

基本原理

    在CPU的設(shè)計(jì)中，一般輸出線的直流負(fù)載能力可以驅(qū)動(dòng)一個(gè)TTL負(fù)載，而在連接中，CPU的一根地址線或數(shù)據(jù)線，可能連接多個(gè)存儲(chǔ)器芯片，但存儲(chǔ)器芯片都為MOS電路，主要是電容負(fù)載，直流負(fù)載遠(yuǎn)小于TTL負(fù)載。故小型系統(tǒng)中，CPU可與存儲(chǔ)器直接相連，在大型系統(tǒng)中就需要加緩沖器。

任何程   很大程度上決定了系統(tǒng)的運(yùn)行速度。程序在運(yùn)行期間，在一個(gè)較短的時(shí)間間隔內(nèi)，由程序產(chǎn)生的地址往往集中在存儲(chǔ)器的一個(gè)很小范圍的地址空間內(nèi)。指令地址本來(lái)就是連續(xù)分布的，再加上循環(huán)程序段和子程序段要多次重復(fù)執(zhí)行，因此對(duì)這些地址中的內(nèi)容的訪問(wèn)就自然的具有時(shí)間集中分布的傾向。數(shù)據(jù)分

基本原理

     布的集中傾向不如程序這么明顯，但對(duì)數(shù)組的存儲(chǔ)和訪問(wèn)以及工作單元的選擇可以使存儲(chǔ)器地址相對(duì)地集中。這種對(duì)局部范圍的存儲(chǔ)器地址頻繁訪問(wèn)，而對(duì)此范圍外的地址訪問(wèn)甚少的現(xiàn)象被稱(chēng)為程序訪問(wèn)的局部化（Locality of Reference）性質(zhì)。由此性質(zhì)可知，在這個(gè)局部范圍內(nèi)被訪問(wèn)的信息集合隨時(shí)間的變化是很緩慢的，如果把在一段時(shí)間內(nèi)一定地址范圍被頻繁訪問(wèn)的信息集合成批地從主存中讀到一個(gè)能高速存取的小容量存儲(chǔ)器中存放起來(lái)，供程序在這段時(shí)間內(nèi)隨時(shí)采用而減少或不再去訪問(wèn)速度較慢的主存，就可以加快程序的運(yùn)行速度。這個(gè)介于CPU和主存之間的高速小容量存儲(chǔ)器就稱(chēng)之為高速緩沖存儲(chǔ)器，簡(jiǎn)稱(chēng)Cache。不難看出，程序訪問(wèn)的局部化性質(zhì)是Cache得以實(shí)現(xiàn)的原理基礎(chǔ)。同理，構(gòu)造磁盤(pán)高速緩沖存儲(chǔ)器（簡(jiǎn)稱(chēng)磁盤(pán)Cache），也將提高系統(tǒng)的整體運(yùn)行速度CPU一般設(shè)有**緩存（L1 Cache）和二級(jí)緩存（L2 Cache）。**緩存是由CPU制造商直接做在CPU內(nèi)部的，其速度極快，但容量較小，一般只有十幾K。PⅡ以前的PC一般都是將二級(jí)緩存做在主板上，并且可以人為升級(jí)，其容量從256KB到1MB不等，而PⅡ CPU則采用了全新的封裝方式，把CPU內(nèi)核與二級(jí)緩存一起封裝在一只金屬盒內(nèi)，并且不可以升級(jí)。二級(jí)緩存一般比**緩存大一個(gè)數(shù)量級(jí)以上，另外，在CPU中，已經(jīng)出現(xiàn)了帶有三級(jí)緩存的情況。

高速緩沖存儲(chǔ)器

     高速緩沖存儲(chǔ)器，即Cache。我們知道，數(shù)據(jù)分布的集中傾向不如程序這么明顯，如果把在一段時(shí)間內(nèi)一定地址范圍被頻繁訪問(wèn)的信息集合成批地從主的系統(tǒng)中，CPU訪問(wèn)數(shù)據(jù)時(shí)，在Cache中能直接找到的概率，它是Cache的一個(gè)重要指標(biāo)，與Cache的大小、替換算法、程序特性等因素有關(guān)。增加Cache后，CPU訪問(wèn)主存的速度是可以預(yù)算的，64KB的Cache可以緩沖4MB的主存，且命中率都在90%以上。以主頻為100MHz的CPU（時(shí)鐘周期約為10ns）、20ns的Cache、70ns的RAM、命中率為90%計(jì)算，CPU訪問(wèn)主存的周期為：有Cache時(shí)，20×0.9+70×0.1=34ns；無(wú)Cache時(shí)，70×1=70ns。由此可見(jiàn)，加了Cache后，CPU訪問(wèn)主存的速度大大提高了，但有一點(diǎn)需注意，加Cache只是加快了CPU訪問(wèn)主存的速度，而CPU訪問(wèn)主存只是計(jì)算機(jī)整個(gè)操作的一部分，所以增加Cache對(duì)系統(tǒng)整體速度只能提高10~20%左右。